Về một giải pháp cứng hóa phép tính lũy thừa modulo

Bài viết trình bày giới thiệu, phân tích lựa chọn thuật toán lũy thừa modulo và phép nhân modulo Montgomery dựa trên một số công trình nghiên cứu trên thế giới. Phép tính lũy thừa modulo được thực thi bằng ngôn ngữ mô tả phần cứng HDL Verilog số modulo lựa chọn 2048 bit, chip FPGA XC7z045.

Từ khóa: An toàn thông tin, Phép tính lũy thừa modulo, Phép nhân modulo Montgomery, Chip FPGA XC7z045, Ngôn ngữ mô tả phần cứng HDL Verilog